Главная страница / 6. Логические основы ЭВМ: 6.3. Сумматор
6.3. Сумматор
← 6.2. Регистры | 6.4. Выполнение операций сложения, вычитания и... → |
Сумматор — это электронная логическая схема, выполняющая суммирование двоичных чисел.
Сумматор служит прежде всего центральным узлом арифметико-логического устройства компьютера, однако его применяют и в других устройствах машины.
Многоразрядный двоичный сумматор, предназначенный для сложения многоразрядных двоичных чисел, представляет собой комбинацию одноразрядных сумматоров, с рассмотрения которых мы и начнём. Условное обозначение одноразрядного сумматора дано на рис. 6.3.
Рис. 6.3. Условное обозначение одноразрядного сумматора
При сложении чисел A и B в одном i-м разряде приходится иметь дело с тремя цифрами:
- цифра ai первого слагаемого;
- цифра bi второго слагаемого;
- перенос pi–1 из младшего разряда.
В результате сложения получаются две цифры:
- цифра ci для суммы;
- перенос pi из данного разряда в старший.
Таким образом, одноразрядный двоичный сумматор есть устройство с тремя входами и двумя выходами, работа которого может быть описана соответствующей таблицей истинности (табл. 6.2).
Таблица 6.2. Таблица истинности одноразрядного двоичного сумматора
Входы | Выходы | |||
---|---|---|---|---|
Первое слагаемое | Второе слагаемое | Перенос | Сумма | Перенос |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 | 0 |
0 | 1 | 0 | 1 | 0 |
0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 |
1 | 0 | 1 | 0 | 1 |
1 | 1 | 0 | 0 | 1 |
1 | 1 | 1 | 1 | 1 |
Если требуется складывать двоичные слова длиной 2 бита и более, то можно использовать последовательное соединение таких сумматоров, причем для двух соседних сумматоров выход переноса одного сумматора служит входом для другого.
Например, схема вычисления суммы C = (с3 c2 c1 c0) двух двоичных трехразрядных чисел A = (a2 a1 a0) и B = (b2 b1 b0) может иметь вид, показанный на рис. 6.4.
Рис. 6.4. Схема вычисления суммы двух двоичных трёхразрядных чисел
← 6.2. Регистры | 6.4. Выполнение операций сложения, вычитания и... → |